

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 200217518

(43) Date of publication of application: 21.06.2

(51) Int. Cl G06F 9/38

G06F 11/00. G06F 15/78. H01L 27/04, H01L 21/822

(21) Application number: 2000371299

(22) Date of filing: 06.12.2000

(71) Applicant: MATSUSHITA ELECTRIC IND LTD

(72) inventor: YANG JUNICHI

YOSHIDA HISATO AEBA KIMIHIKO IMAMURA KATSUYUKI

IMAMURA KATSUYUKI MORI JUNICHI YAMAMOTO JUNYA


(54) SEMICONDUCTOR INTEGRATED CIRCUIT

CPU 18 by using the alternate instruction. COPYRIGHT: (C)2002, JPO

(57) Abstract:

PROBLEM TO BE SOLVED: To improve the processing efficiency of a semiconductor integrated circuit arranged with an arranged programmable device.

SOLUTION: This semiconductor integrated circuit 10 is capable of receiving and transmitting a signal with a configuration memory 11. At its inside, the semiconductor integrated circuit 10 is provided with an instruction memory 11, an instruction storing part 12 for storing a reservation instruction as an F instruction and storing the same processing contents as the F instruction as an alternate instruction to be performed in a CPU 18, a prefetch part 14, a history storing part 15, a discriminating part 16 for discriminating the kind of an instruction, a rewriting control part 17 for rewriting the instruction, the CPU 18, an FPGA 19, a constitution data memory 20, an incorporated memory 21 and a constitution data tag 22. When constitution data of the F instruction do not exist within the FPGA 19, the same processing as the FPGA 19 is performed by the



(51) Int.CL?

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

FΙ

(11)特許出關公開番号 特開2002-175183 (P2002-175183A)

テーマコート*(参考)

(43)公開日 平成14年6月21日(2002.6,21)

370	G06F 9	9/38 5/78	370C	5B013
	15	- Imp		
) (0	510A	5 B O 6 2
510			510G	5B076
	9	9/06	630A	5F038
	H01L 27	7/04	U	
審查請求	未辦求 請求項	の数16 OL	(全 14 頁)	最終質に続く
今顧2000−371299(P2000−371299)	(-) miles (朱式会社	
平成12年12月 6 日 (2000, 12, 6)	大阪府門真市大学門真1006番地			番地
	(72) 発明者	矢野 純一		
				番地 松下電器
	(72)発明者	官田 久人		
				番地 松下電器
	(74)代理人	100077931		
	1	days to Adams	N (M n	æ١
	審查請求	# 10 1 L 27	9/08 H 0 1 L 27/04 審查辦求 未請求 請求項の数16 OL 小下電腦企業 大政府門真市 (72)発明者 矢野 和一 大阪府門真市 (72)発明者 吉田 久人 大政府門真市 (72)発明者 10 四次人 大阪府門真市 産業株式会社 (74)代類人 1009773社1 (74)代類人 1009773社1	9/06 6 3 0 A H 0 1 L 27/04 U *室前求 未辨求 請求項の數16 OL (全 14 頁)


(54) 【発明の名称】 半導体集積回路

(57)【要約】

【課題】 プログラマブルデバイスを配置した半導体集 積回路の処理効率を向上させる。

鐵別紀号

【解決手段】 半導体集積同路10は、コンフィギュレ ーションメモリ11と信号の授受が可能になっている。 半導体集積同路10の内部には、命令メモリ11と、予 約命令をF命令として記憶し、このF命令と同じ処理内 容をCPUで行なうための代替命令として記憶している 命令記憶部12と、プリフェッチ部14と、履歴記憶部 15と、命令の種類を判別するための判別部16と、命 令を書き換えるための書き換え制御部17と、CPU1 8と、FPGA19と、構成データメモリ20と、内蔵 メモリ21と、構成データタグ22とを備えている。F 命令の様成データがFPGA19内に存在しない場合に は、代替命令を使用することで、CPU18によりFP GA19と同じ処理が行なわれる。



[特許請求の範囲]

【請求項1】 CPUと、

回路構成が書き換え可能であるプログラマブルデバイス で構成される上記CPUの補助演算装置と、

1

命令あるいは複数の命令からなる命令列を受けて、上記 命令あるいは命令列が上記補助演算装置で処理が可能な 予約命令か否かを判別する第1の判別手段と、

上記予約命令の処理を行う同路構成データを上記補助演 算時間に書き込むための構成データ書き込み手段とを備 えている半導体集積同路。

(請求項2] 請求項1記載の半導体集積同路におい

上記第1の判別手段の結果を受けて、上記命令が上記予 約命令であるときには、上記予約命令の処理を行う回路 が上記補助溜箕装置内に存在するか否かを判断する第2 の判別手段と、

上記第1の判別手段および第2の判別手段の判断結果を 受けて、上記命令が上記予約命令であるときには、上記 補助演算装置を用いて上記予約命令の処理を行うか否か 集積回路。

【請求項3】 請求項2記載の半導体集積回路におい τ.

上記第2の判別手段の判断結果を受けて、上記予約命令 の処理を行う回路が上記補助演算装置内に存在する場合 に、上記予約命令の処理を上記補助演算装置で行わせる ように指示し、上記予約命令の処理を行う回路が上記補 助演算装置内に存在しない場合に、上記予約命令の処理 を上記CPUで行うように指示する命令切り替え手段を さらに備えている半導体集積同路。

【請求項4】 請求項3記載の半導体集積回路におい て、

上記予約命令はCPUで実行され得ない命令であり、 上記予約命令と同等の処理をCPUで行うための代替命 今を供給する代替命令供給手段とをさらに備え、

上記命令切り替え手段は、上記代替命令供給手段から上 記代替命令を取得する機能を有していることを特徴とす る半導体集積同路。

(請求項5) 請求項3記載の半導体集積同路におい て.

上記予約命令はCPUで実行され得ない命令であり、 上記命令又は命令列と、上記予約命令と同等の処理をC PUで行うための代替命令とを供給する機能を有する命 会供給手段をさらに備え、

上記命令切り替え手段は上記命令供給手段から上記予約 命令または上記代移命令を選択して取得する機能を有し ていることを特徴とする半導体集積回路。

[請求項6] 請求項3記載の半導体集積回路におい τ.

上記予約命令はCPUで実行され得る命令であり、

上記命令切り替え手段は、上記予約命令の処理を上記補 助演算装置で行わせる場合は上記予約命令の処理を上記 補助演算装置で行わせるように上記命令を変更し、上記 予約命令の処理を上記CPUで行わせる場合は上記予約 命令を変更しない機能をさらに有していることを特徴と する半導体集積同路。

【請求項7】 請求項1~6のうちいずれか1つに記載 の半導体集積回路において、

上記構成データ書き込み手段は、上記予約命令を受けた 10 ときに、当該予約命令の処理を行う回路が上記補助演算 装置に存在しない場合に、上記補助演算装置に上記予約 命令の回路構成データを書き込む機能を有していること を特徴とする半導体集積回路。

【請求項8】 請求項1~7のうちいずれか1つに記載 の半導体集積同路において、

上記予約命令の使用頻度を記憶する履歴記憶手段をさら に備え、

上記構成データ書き込み手段は、上記履歴記憶手段を参 昭して、使用網度がより高い予約命令の処理を行う同路 を判断する第3の判別手段とをさらに備えている半導体 20 構成データを優先的に上記補助演算装置に書き込むこと を特徴とする半導体集構同路。

> (請求項9) 請求項8記載の半選体集積同路におい て、

メモリをさらに備え

上記構成データ書き込み手段は、上記履歴記憶手段を参 照して、上記予約命令の回路構成データを、使用頻度の 高い順に、上記補助演算装置と上記メモリとに書き込む ととを特徴とする半導体集積回路。

【請求項10】 請求項8記載の半導体集積回路におい 30 て、

メモリをさらに備え、

上記機成データ書き込み手段は、上記履歴記憶手段を参 **昭して、上記予約命令の同路構成データを、上記補助演** 算装置に上記予約命令の同路機成データよりも空き容量 が多ければ雲込み、空き容量が少なければ上記予約命令 の同路様成データよりも空き容量が多くなるまで上記予 約命令よりも使用頻度の低い予約命令を上記補助演算装 置から解放し、上記解放された予約命令を、上記メモリ の上記メモリに書き込む第4の判別手段をさらに備えて 40 いることを特徴とする半導体集積回路。

【請求項11】 請求項1~7のうちいずれか1つに記 戯の半導体集積回路において、

上記予約命令を複数回受けたときの予約命令の遷移バタ ーンを記憶する履歴記憶手段をさらに備え、

上記様成データ書き込み手段は、上記履歴記憶手段を参 昭して、現在受けている予約命令から遷移する確率がよ り高い予約命令の同路構成データを優先的に上記補助演 算装置に書き込むことを特徴とする半導体集積回路。

【請求項12】 請求項1~7のうちいずれか1つに記 50 裁の半導体集積回路において、

上記予約命令を複数回受けたとき、第1の予約命令の次 に実行される第2の予約命令の頻度を各予約命令ととに 記憶する履歴記憶手段をさらに備え、

上記機成データ書き込み手段は、上記履歴記憶手段を参 照して、現在受けている第1の予約命令の次に実行され ろ頻度が高い第2の予約命令の同路機成データを優先的 に上記補助演算装置に書き込むことを特徴とする半導体 集積回路。

【請求項13】 請求項1~7のうちいずれか1つに記 載の半導体集積回路において、

上紀予約命令を2回受けたときの予約命令の遷移バター ンと、上記2つの予約命令を受ける時間間隔とを記憶す る履歴記憶手段をさらに備え、

上記構成データ書き込み手段は、上記履歴記憶手段を参 昭して、現在受けている予約命令から遷移する確率がよ り高い予約命令の回路構成データを、上記時間間隔が回 路構成データの書き込みに要する時間よりも長いときに 限り上記補助油筒装置に書き込むことを特徴とする半導 体集積同路。

【請求項14】 請求項1~7のうちいずれか1つに記 20 載の半導体集積回路において、

上記予約命令を2回受けたときの予約命令の遷移バター ンと、上記2つの予約命令を受ける時間間隔とを記憶す る履歴記憶手段をさらに備え、

上記機成データ書き込み手段は 上記履歴記憶手段を参 照して、現在受けている第1の予約命令の次に実行され る頻度が高い第2の予約命令の回路構成データを、上記 時間間隔が回路構成データの書き込みに要する時間より も長いときに限り上記補助演算装置に書き込むことを特 徴とする半導体集積同路。

(請求項15] 請求項1~11のうちいずれか1つに 記載の半導体集積同路において、

上記構成データ書き込み手段は、上記補助演算装置の空 き容量が上記予約命令の機成データの容量よりも大きけ れば上記予約命令の構成データの書き込みを行い、空き 容量が少なければ上記予約命令の同路構成データの容量 よりも空き容量が多くなるまで上記予約命令よりも使用 頻度の低い予約命令を上記補助海道装置から解放すると とを特徴とする半導体集積回路。

記載の半導体集積回路において、

上記補助演算装置はバンク構成を有しており、

上記構成データ書き込み手段は、上記補助演算装置の空 きバンクが上記予約命令の構成データの必要バンクより も大きければ上記予約命令の構成データの書き込みを行 L١.

空きパンクが少なければ上記予約命令の回路構成データ の必要パンクよりも空きパンクの方が多くなるまで上記 予約命令よりも使用頻度の低い予約命令を上記補助演算 装置から解放することを特徴とする半連体集積同路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CPUとプログラ マブルデバイスとを混載した半導体集積回路に係わり、 特にその処理性能向上対策に関する。

【従来の技術】従来より、PLD (Programmable Logic

[0002]

Device) もしくはFPGA(Field Programmable Gate Array)と呼ばれるプログラマブルデバイスが広く知られ ている(以下、本明細書ではFPGAと記載する)。F PGAはユーザーがその回路構成をプログラミングする ととが可能であるデバイスであって、 ユーザーが設計し た回路を即座に構成し、その動作を実現することができ

るというメリットがある。特に回路構成を繰り返し再構 成することができるFPGAの場合には、その時々に必 要な同路構成に柔軟に変更して処理性能が上げられると いうメリットもある。 [0003] さらに、近年、このFPGAとCPUとを

1つの半導体集積同路上に混載したものが提案されてき ている。このような半導体集積回路においては、従来の CPUのプログラムの変更に加えて、FPGAで構成さ れた部分の回路構成が変更可能となったため、システム の変更により柔軟に対応することができることになる。

【0004】従来のCPUとFPGAを混載した半導体 集積同路の例として、例えば特開平05-242050 号公報に 開示されるようなものがあり、CPUとFPGAとを備 え、処理すべき油質の一部をFPGA部に構成される回 路によって行う方法が知られている。 [0005]

[発明が解決しようとする課題] しかしながら、上記従 来のCPUとFPGAを混載した半導体集積回路におい ては、FPGAで処理する命令が来た場合にFPGAに その処理を行う回路が構成されていなければ未実装命令 (undefined operation) として扱われ処理がストップ するという問題があった。

【0006】また、上記従来のCPUとFPGAを混載 した半導体集積同路においてはFPGAに構成される同 略を固定した場合には、同路構成がダイナミックに変更 することができるというFPGAの特徴を生かしておら [請求項16] 請求項 $1\sim110$ うちいずれか1つに 40 ず、その時々に必要な回路に柔軟に対応できず、処理性 能向上に限界があった。

> 【0007】また、FPGAに構成される回路をダイナ ミックに変更するようにした場合にも、回路構成変更の タイミングはあらかじめユーザーが指定する必要があ

> り、自動的に回路様成の変更ができなかった。また、異 なるユーザーが異なる処理を同じ半導体集積回路に行わ せる場合にはFPGAの同路構成や同路構成を変更する タイミングを再検討しなくてはならないことになる。

【0008】すなわち、従来のCPUとFPGAを混載 50 した半導体集積回路においては、FPGAによる処理性 能向上は自動的に行われないという問題があった。

【0009】本発明の目的は、FPGA化構成される回路を自動的にダイナミックに変更でき、処理性能の高い CPUとFPGAを混載した半導体集積回路を提供する ことにある。

[0010]

【課題を解決するための手段】本発明の半導体集積同路は、CPUと、回路構成が潜き換え可能であるプログラマブルデバイスで構成される上記CPUの構成薄質と、命令あるいは複数の命令からなる命令列を受けて、上記命令あるいは複数の命令からなる命令列を受けて、上記命令あるいは命令列が上記補助演算装置で処理が立ちな手動命令の処理を行う回路構成データを上記補助演算装置に廣き込むための構成データ書き込み手段とを備えている。

【0011】とれにより、プログラマブルデバイスによって構成される回路を自動的にダイナミックに変更する ととができ、処理性能の高いCPUとブログラマブルデ バイスとを混載した半導体集積回路を提供することが可 能になった。

(0012)上記第1の判別手段の結果を要けて、上起命令が上記予約命令のあるときには、上記予約命令のあ 地理を行う間路が上記補助領導装置内水存在するか否かを 判断する第2の判別手段と、上記第1の判別手段および 第2の判別手段の判断結果を受けて、上記命令が上記予 約命令であるときには、上記補助演算装置を用いて上記 予約命令の処理を行うか否かを判断する第3の判別手段 とをさらに備えることが好ましい。

[0013]上級第2の判別手段の判別結果を受けて、 上記予約命令の処理を行う回路が上配補助演算装職内に 30 存在する場合に、上記予約命令の処理を上記補助演算装 置で行わせるように指示し、上記予約命令の処理を行う 回路が上記補助演算装置内に存在しない場合に、上記予 約命令の処理を上記CPUで行うように指示さる命句 り替え手段をさらに備えることにより、プログラマブル デバイス内に予約命令の機成データがない場合でも、未 実装命令として扱われてCPUが停止するような事態は 発生しない。

[0014]上記予約命令はCPUで実行され得ない命令であり、上記予約命令と同等の処理なCPUで行うた 40 込む第4の 大上記代幹命令性所する状態を有していることにより、下が命令がない場合には、代替命令党党をことにより、CPUによって下約命令による処理と同等の処理が行なわれる。したがって、プログラマアルデバイス内に下移命令の機がデータがない場合でも、未実を命令として扱われてCPUが停止するような事態は発生しない。 (0015]上記予約命令はCPUで実行され得ない命であり、上記予約命令は内をと同等うる

の処理をCPUで行うための代替命令とを供給する機能 を有する命令供給手段をさらに備え、上記命令切り替え 手段は上記令の機能手段から記示列命令または上記代 替命令を選択して取得する機能を行していることによ り、予約命令又は代替命令を迅速に実行することが可能 になる。

(0016)上配手約命令はCPUで実行され羽る命令 であり、上記命令切り替え手段は、上記予約命令の処理 を上記補助演算装置で行わせる場合は上記予約命令の処理 也と上記補助演算装置で行わせるようは上記命令を変更 し、上記予約命令の歴史と上記CPUで行わせる場合は 上記予約命令を変更しない機能をきらな有していること

が行ましい。
[1017]上 記構成データ書き込み手段は、上記予約
命令を受けたときに、当該予約命令の処理を行う回路が
上記補助演算装置に存在しない場合に、上記補助演算装置に存在しない場合に、上記補助演算装置に存在しない場合と、上記をあるのの影響を必要を終めませた。

も、その変更に応じたプログラマブルデバイスの利用が 20 可能になる。したがって、プログラマブルデバイスを利 用したHW/SWの切り換えなどのダイナミックな書き 換えにより、処理能率の両しを図ることができる。

[0018]上記予約命令の使用頻度を記憶する履歴記 (量手段をさちに備え、上記構成データ書き込み手段は、 上記履歴記憶手段を参照して、使用頻度がより高い予約 命令の処理を行う回路構成データを優先的な「記礼棚助演 等装置に書き込むことにより、頻度を指標とするプログ ラマブルデバイスの使用の凝強化を図ることができる [0019]メモリまさをは優え、上記機成データ書き

込み手段は、上記履歴記憶手段を参照して、上記予約命

令の国路構成データを、使用頻度の高い順に、上記補助 議算装置と上記』エリとに書き込むととが好ましい。 【0020】メモリをさちに備え、上記構成データ書き 込み手段は、上記順歴記律手段を参照して、上記子約命 今の国路構成データよりも空き容量が受ければ帯込み、 空き容量が少なければ上記予約命令の国路構成データよ りを空き容量が少なければ上記予約命令の国路構成データよ りを空き容量が少なければ上記予約命令の回路構成データと りを空き容量が多くなるまで上記予約命令とり使用頻 度の低い予約命令を上記補助演算装置から解放し、上記 解放された予節命令を、上記メモリの上記メモリに書き 並む第4の判断手段をさら低高ているととかより好ま

[0021]上配予約命令を複数回受けたときの予約の 令の運移バターンを配信する機能配信手段をさらに債 え、上記律板デッタ書さ込み予段は、上記便配置領手段 を参照して、現在受けている予約命令から運移する軽率 がより高い予約命令の同路構成データを優先的化、上記補 助演算装配き込むととにより、特定の運搬がターン を示す種類のデバイスに特に適合した回路が得られるこ [0022] その場合、上記下約命令を複数回受けたと ・第1の予約命令の次に実行される第2の予約命令の 頻度を各予約命令ごとに配修する履歴記憶手段をさらに 備え、上記機成データ書き込み手段は、上記履歴記憶手段を参照して、現在受けている第1の予約命令の次に実 行される頻度が高い第2の予約命令の回路構成データを 優先的に上記機助演算装置に書き込むことが好ましい。

[0023]また、上記予約命令を2回受けたときの予約命令の選移パターンと、上記2つの予約命令を受ける 約命令の選移パターンと、上記2つの予約命令を受ける 時間開限とを危性する履施記録手段をきちに第入、上記 10 構成データ書き込み手段は、上記履歴記憶手段を参照して、現在受けている予約命令から選移する推革がより高 い予約命令の関構成データを、上記時間間の知路構 成データの書も込みに繋する時間よりも長いときに限り 上記補助演算英麗医と書いるととにより、処理能力の向 上記補助演算英麗医と書いるととにより、処理能力の向 上記補助演算英麗ととができる。

【0024】上駅予約命令を2回受けたときの予約命令 の遭移パターンと、上記2つの予約命令を受ける時間間 限とを記憶する腹隔記憶手段をさらに備え、上記構成デ ータ書き込み手段は、上記電脈記憶手段を参照して、現 20 在受けている第1の予約命令の次に実行される頻度が高 い第2の予約命令の回路構成データを、上記地間間隔が 回路構成データの書き込みに更する時間よりも長いとき に限り上記補助新算装置に書き込むことによっても、処 理能力の両上を図ることができる。

【0025】上記構成データ書き込み手段は、上記補助 演算集置の空き容量が上記予約命令の構成データの容置 よりも大きければ上記予約命令の構成データの書き込み を行い、空き容量が少なければ上記予約命令の回路構成 データの容量よりも空き容量が多くなるまで上記予約命 令よりも使用頻度の低い予約命令を上記補助境算装置か ら解放することにより、処理能力の向上を図ることがで きる。

[0026]上記補助演算技能はハンク構成を有しており、上記構成データ書き込み手段は、上記補助演算装置 の空きパンクが上記予約命令の構成データの必要パンク よりも大きければ上記予約命令の構成データの書き込み を行い、空きパンクが少なければ上記予約命令の国路構 成データの必要パンクよりも空きパンクの計分多くなる まで上記予約命令よりも使用頻度の低い予約命令を上起 40 補助演算美世から解放することにより、より確実に処理 能力の向上と図るととができる。

[0027]

【発明の実施の形態】(第1の実施形態)

-システムの概略機成-

図1は、本発明の第1の実施形態における半導体集積回 路のブロック回路関である。同図に示すように、本実能 形態の半導体集積回路10は、外付けされたコンフィギ ュレーションメモリ11と信号の授受が可能になってい る。そして、半導体集種問路10の内部には、データ管 る。そして、半導体集種問路10の内部には、データ管 を処理するためのプログラムを記憶している命令メモリ12と、ドFCAで処理する予約命令(以下"ド命
う")と同じ処理をCPUで行なうための代替命令を記 (世している代料命令記憶部13と、命令メモリ12及び 代替命令記憶部13から命令を取り込むためのプリフェ ッチ部14と、命令メモリ12から入力されたF6今の 原歴を記憶するための関展記憶第15と、関連記憶部 5の出力を受けてFPGA19に構成する回路を判断す 名判別部16と、判別部16の出力を受けてFPGA1

9 9 化構成する国路を書換えるための書き換え組御額1 7 と、ブリフェッチ部14から供給される命令に応じて 動作するCPU18 と、FPGA19と、内臓メモリ2 1 と、構成データタグ22とを備えている。FPGA1 9内にはFPGA19 に構成する回路の構成データを記 値するための構成データメモリ20が含まれている。 命はCPU18内でデータ処理が完結する基本命令とC PU18外の国路によりデータ処理を行う拡張命から なり、F命令は拡張命令に相当し、代替命令は基本命令 に担当する。

0 [0028] なお、図示しないが、半導体集積回路10 内には、CPU18やPPGA18以外の論理回路やアナログ回路があってもよく、それらによっても各種の処理が行われるが、これらの処理については、従来と同様の制御で行なうととかできる。

[0029] -記憶部全般の構成-

まず、命令メモリ12、代替命令記憶部13、FPGA 19、構成データタグ22、コンフィギュレーションメ モリ11及び腹原配億部15などの記憶部全般の構成に ついて範囲する。

[0030]命令メモリ12には、CPUI8で実行するプログラムが格納されている。とのプログラム内に下命令か会かとためる。下命やは、各下命令総領するためのIDコードが付される。代替命令配憶部13には、各下命令と同じ処理をCPUI8で行うための代替命令が終納されている。

【0031】図4は、命令メモリ12に格納されるプログラムの例を示す図である。符号#よりも左側の「ADD D1, D2」は命令メモリに格納される命令であ

り、符号 よりも右側に記載されている内容は命令の 作を説明するコメントで命令メモリには格前されない。 たの例では、D3という3つのレジスタが あり、1行目の命令はD1とD2とを加算してその加算 結果をD2 に代入する命令で、2行目の命令は、D2の データをD3の値だけ右にシフトしてD2 に代入する命 令である。

【0032】構成データタグ22は、FPGAのパンク の数だけのレジスタ (又はメモリ) によって構成されて おり、この各レジスタ (又はメモリ) には、構成データ の I Dコードが移納されている。

る。そして、半導体集積回路10の内部には、データ等 50 【0033】図5は、バンク数が8で(パンク0~バン

ク7) 構成データ数が4(ID=1~4)の場合の構 成データタグ22のデータ構造を示す図である。ただ し、同図において、ID=0とは何も入っていないこと を示している。同図に示すように、この例では、バンク 0~1にID1のF命令の構成データが入っており、バ ンク2~4には、ID4のF命令の構成データが入って おり バンク5~7には様成データが入っていないこと を示している。構成データタグ22は、プリフェッチ部 14などからの "ある I Dで特定される構成データがあ るか?"という問い合わせに対して回答する機構を有し 10 ている。たとえば、"ID=4の構成データがあるか ?"という問いに対しては、"バンク2~4にある"と 回答する。また、"空きがあるか"という問い合わせに 対しても、回答する機構を備えており、図5に示す場合 には、上記問い合わせに対して"バンク5~7が空いて いる"と同答することになる。

【0034】図6(a), (b)は、それぞれ代替命令 配憶部13. 命令メモリ12に格納されるプログラムの うちF命令の例を示す図である。図6(b)に示す例で は、下命令であることを示すFPGAという文字列の後 20 に、IDコードである1と、この命令で使用される3つ のレジスタD1、D2、D3が指定されている。そし て、このF命令で実行される処理は、ここでは図4で示 されるプログラムと同じである。

[0035]図6(b)に示す例では、図6(a)のF 命令に対する代替命令の例を示している。すなわち、C PU18で、図8(a)のF命令と同じ処理を行うプロ グラムが格納されている。

【0036】すなわち、代替命令記憶部 I 3 には、F命 令をFPGA19で処理せずにCPU18で処理する場 30 合に、F命令と同じ処理を実現するための代替命令が格 納されている。つまり、とこでいう代替命令とは、FP GA19によって処理する拡張命令がきても、その処理 を行う同路がFPGA19に構成されていない場合に、 CPU18によって同じ処理を行わせるための基本命令 である。

【0037】ド命令がブリフェッチ部14によりフェッ チされ、かつ、代替命令を実行することになると、プリ フェッチ部14は代替命令記憶部13に対して当該F命 令の代わりとなる代替命令をフェッチするようアクセス 40 する。とのとき、当該F命令のIDコードを代替命令記 憶部13に送ると、代替命令記憶部13は、IDコード に対応する代替命令を供給する。そして、終了コードド PGA end を検知すると、代替命令の終了信号プリフェ ッチ部14に供給する。プリフェッチ部14は、代替命 今の終了信号を受けると、再び命令メモリ12から命令 をフェッチするように動作する。

【0038】一般的に、FPGAは回路構成データが与 えられることによって、その回路構成が決定される。回 発性メモリであるコンフィギュレーションメモリに記憶 されており、コンフィギュレーションメモリから回路機 成データがFPGAに与えられる。また、FPGA内で は、回路構成データがFPGA内に構成された構成デー タメモリに保持され、 同路構成データに基づき同路の最 小単位であるロジックモジュールの論理動作とロジック モジュール間の接続関係が決まり、これによりFPGA の回路構成が確定する。

【0039】本実施形態においては、FPGA19は、

図1に示すように、複数のパンクに区画されており、各 バンクに対応する構成データメモリ20が付設されてい る。構成データメモリ20へのコンフィギュレーション (構成データの書き込み)は、このバンク単位で、CP Uの動作とは独立して行なうことができる。また、CP U18とFPGA19との間はパスによって接続されて おり、F命令で必要なだけのデータのやりとりが可能に 構成されている。

【0040】履歴記憶部15は、各F命令の頻度をカウ ントするものであり、下命令の数と同じ数のレジスタ

と、カウンタとによって構成されている。プリフェッチ 部14がF命令を検知すると、そのF命令のIDコード が履歴記憶部15に送られ、履歴記憶部15は送られた IDコードに対応するレジスタの値を1増やす。

【0041】ープリフェッチ部の処理ー

プリフェッチ部14は、命令メモリ12から命令をフェ ッチする機能と、代替命令記憶部13から代替命令をフ エッチする機能と、フェッチしてきた命令がF命令か否 かを判断する機能とを有する。図2は、ブリフェッチ部 14の処理の流れを示すフローチャートである。すなわ ち、ステップST11で、命令を命令メモリ12からフ ェッチして、ステップST12で、命令がF命令か否か を判断する。そして、F命令でない場合には、ステップ 16でCPU18にそのまま命令を送る一方、F命令で ある場合には、ステップST13に進んで、構成データ タグ22の内容を参照して、F命令のID番号に基づい てFPGAI9にそのIDのF命令の回路が構成されて いるかどうかを判断する。そして、FPGA19にその IDのF命令の回路が構成されている場合には、ステッ プST14に進んで、F命令をそのままCPU18に送 り、FPGA19にそのIDのF命令の回路が構成され ていない場合には、ステップST15に移行して、代替

【0042】とのように、F命令の処理を行う回路がF PGA19に構成されていない場合には、代替命令をC PU18に送ることにより、F命令による処理と同じ処 理が行なわれる。すなわち、FPGA内にF命令の処理 路構成データは、一般的にチップ外部に備えられた不揮 50 を行う回路が構成されていない場合でも、従来のように

部13から代替命令をフェッチしてくる。

命令を代替命令記憶部13からフェッチして、CPU1

8に送る。代替命令列が終了するまでは、プリフェッチ

部14は、命令メモリ12からではなく、代替命令記憶

未事装命令として扱われてCPUが停止するような事態 は発生しない。

【0043】-判別部及び書き換え制御部の処理~ 判別部16は、主として、コンフィギュレーションメモ リ11、FPGA19内の構成データメモリ20及び内 蔵メモリ21間の構成データの移動を決定するものであ る。入力として、履歴記憶部15からの履歴情報、機成 データタグ22からの構成データ情報、コンフィギュレ ーションメモリ11からのバンク数情報などがある。と れらの情報を用いて、どのF命令の構成データを構成デ 10 ータメモリ20のどこのパンクにローディングするかを 決定する。そして、書き換え制御部17により、構成デ ータのローディングを制御する。

【0044】従来のCPUとFPGAを混載した半導体 集積回路では、どのF命令の構成データをいつFPGA のどとにローディングすれば処理性能が高くなるかをあ ちかじめ考える必要があった。これに対して、本実施形 態では、以下のアルゴリズムでFPGA19の構成デー タの更新を行なうことにより、どのF命令の構成データ をいつFPGAのどとにローディングすれば処理性能が 20 高くなるかを自動的に判断し、構成データの更新を自動 的に行うととができる。

[0045]図3は、判別部16及び書き換え制御部1 7における処理の流れを示すフローチャートである。ま ず、ステップST21で、当該F命令Aを構成するのに 必要なバンク数をコンフィギュレーションメモリ11か ち読み出す。次に、ステップST22で、FPGA19 の空きバンク数N。がF命令Aの必要バンク数N。以上 か否かを判別し、N。≥N。 (YES) であれば、ST にF命令Aの構成データをローディングする。このと き、構成データが内蔵メモリ21にあればそちらから口 ーディングし、終了する。

【0046】一方、ステップST22の判別で、N_n < N. (NO) のときには、FPGA19に構成されたF 命令のうちで使用頻度の低いF命令との置き換えを図る ための処理を行う。そこで、ステップST24に移行し て、まず、FPGA19に構成されているF命令のうち 使用頻度のもっとも低いものを選択して、これを置換用 のF命令Bとする。

【0047】そして、ステップST25で、F命令Aの 使用頻度U。がF命令Bの使用頻度UB よりも大きい か否かを判断し、U。≤U。(NO)のときには、置き 換えるべきでないと判断して、何もせずに終了する。

【0048】一方、U、>U、(YES) のときには、 ステップST27で、内臓メモリ21にF命令Bの構成 データを記憶することができるだけの空間があるかを調 べる。そして、内蔵メモリ21にF命令Bの構成データ を記憶することができるだけの空間がある (YES)場 合には、ステップST28で、F命令BをFPGA19 50 【0054】本実施形態によると、"使用頻度U"とい

の構成データメモリ20から内蔵メモリ21に移動させ た後、ステップST29で、FPGA19の機成データ メモリ20中のF命令Bが格納されているパンクを空き バンクとして、ステップST22に戻る。このとき、空 きバンク数N。がF命会Bの分だけ増えるので、ステッ プST22の判別結果がYES (N, ≥N,) になる確 窓が高くなるが、NO(N。<N、) のときには、別の F命令が置換用のF命令Bに指定されて、ステップST 24以降の処理が行われる。

【0049】また、ステップST27の判別で、内蔵メ モリ21にF命令Bの構成データを記憶することができ るだけの空間がない(NO)場合には、ステップST3 0に移行して、内臓メモリ21に記憶されているF命令 の構成データがあるか否かを判別する。そして、内蔵メ モリ21に記憶されているF命令の構成データがあれ ば、ステップST31に進んで、内蔵メモリ21につい て、FPGA19中の構成データメモリ20について行 なったステップST24、ST25と同様の処理を行な う。すなわち、ステップST31で、内蔵メモリ21に 格納されているF命令のうち使用網度がもっとも低い命 令を置換用のF命令Cとする。そして、ステップST3 F命令Bの使用頻度U。がF命令Cの使用頻度U 。よりも大きいか否かを判断し、U。>U。であれば、

の処理に戻る。 【0050】一方、ステップST30の判別において内 蔵メモリ21中に下命令が存在していない場合や、ステ ップST32の判別においてU、≦U。(NO)のとき 23でFPGA19中の空きパンクの構成データメモリ 30 には、ステップST29に移行して、F命令Bの構成情 報が格納されたパンクを空きとしてST22へと戻る。 【0051】以上のような処理の結果、最終的に、F命 令の構成データは使用頻度の高い順番に構成データメモ

ステップST33で、内蔵メモリ21中のF命令Cが格

納されている領域を空き空間として、ステップST27

【0052】以上の処理において、F命令B、F命令C は置換用のF命令を意味するもので、特定の1つのF命 合を指すものではない。

リ20、内蔵メモリ21に格納される。

【0053】なお、リセット時には、FPGA19内の 構成データメモリ20に対して下命令の構成データの初 40 期コンフィギュレーションが行なわれる。この初期コン フィギュレーションは 構成データメモリ20に任意の F命令の構成データをローディングする方法と、履歴記 憶部15の履歴データからより使用頻度の高いF命令の 構成データを構成データメモリ20に優先的にローディ ングする方法とがある。後者の場合には、リセットによ って履歴記憶部15の情報が消去されないようにする必 要がある。パワーオンリセット時も同様の動作が必要な 場合には、履歴記憶部15の記憶情報が不揮発性を有し ている必要がある。

ろパラメータをFPGA19中の構成データメモリ20 の構成データを決定する際に用いることにより、使用頻 度の高いものから順に構成データメモリ20. 内蔵メモ リ21 に格納されることになる。

【0055】したがって、どの下命令の構成データをい つどこにローディングするかを予め考えることなく、使 用頻度をパラメータとしてFPGAの機成を自動的に変 更させることが可能になる。その結果、より使用頻度の 高いF命令をFPGAに自動的に構成することが可能と なり、処理性能の向上を図ることができる。

【0056】なお、履歴記憶部で記憶することができる 使用頻度Uの数値には上限があるので、上限以上の頻度 の更新結果が正しく反映されないおそれがある。そこ で、あるIDのF命令の使用頻度Uが上限に違したと き、適正化が終了したものと見なし以降の更新を停止す るか、全てのF命令の使用頻度Uを一律に減少させて更 新を継続する方法をとることにより、使用頻度の高いF 命令をFPGAに保持することができる。

【0057】 (第2の実施形態) 次に、F命令と代替命 令とが併記されたデータ構造を有する命令メモリを有す 20 る場合の制御方法に関する第2の実施形態について説明 する。本実施形態においては、図1に示す構成におい て、代替命令記憶部13を備えていないことが前提であ る。

【0058】図7は、命令メモリ12中のプログラムに F命令と代替命令が併記されている場合の具体例を示す 図である。図7においては、図6(a)に示すF命令お よび図6(b)に示すF命令と、それらの代替命令とが 併記されている場合を例にとっている。

F命令を受けて、F命令をFPGA19で処理する場合 には、プリフェッチ部はF命令をCPU18に送った 後、F命令に記述されているアドレスaddrまでジャ ンプする。したがって、代替命令は実行されず、次の命 会が実行されることになる。一方、F命会をFPGAI 8で処理せず代替命令を実行する場合には、プリフェッ チ部 1 4 は F 命令を無視し、 F 命令に続いて記述された 代替命令をフェッチし、CPU18に送る。したがっ て、この場合には代替命令がCPU18で実行されるこ とになる。

【0060】本実施形態においては、プリフェッチ部1 4が命令メモリ12からフェッチした命令がF命令であ り、かつ、そのF命令の回路がFPGA19内に構成さ れていない場合には、F命令を行なうことなく代替命令 を行なう。

【0061】本実施形態においては、上記第1の実施形 態に比べて、F命令と代替命令とを切り換えるための切 り換え機構が不要になり、代替命令を記憶するためのハ ードウェアも必要でないという利点がある。ただし、第 1の実施形態では、F命令と代替命令とを並列にフェッ 50 施形態で説明したとおりである。

チすることができるので、本実施形態のごとく、スキッ ブなどのときに生じる待ち時間が少ないという利点があ

【0062】本実施形態においても、構成データタグ2 2を利用したF命令の存在の確認や、判別部16. 書き 換え側御部17を利用したF命令の機成データのローデ ょングなどの制御は、第1の実施形態と同様に行なうと とができ、第1の実施形態と同じ効果を発揮することが できる。

【0063】(第3の実施形態)上記第1、第2の実施 形態においては、命令メモリ内のプログラムにF命令が 含まれ、そのF命令を検知することによってF命令の処 理をFPGAで行なうかどうかを判断するように構成さ れている。したがって、F命令を使用していないブログ ラムを使用した場合には、混載されたFPGAを使用し た処理ができないため FPGAによる処理能力の向上 を図ることができない。そこで、本実施形態において は、命令メモリには、下命令を使用していないプログラ ムを格納し、かつFPGAを使用した処理を実現し、こ

のような場合でも処理能力の向上を図りうるようにす

【0064】図11は、本実施形態における半導体集積 回路のプロック回路図である。同図に示すように、本実 施形態においては、代替命令記憶部が設けられていな い。そして、本実施形態においては、命令メモリ12内 のプログラムには、F命令が含まれていない。そして、 FPGA19で行う処理として、F命令以外の命令から 成る命令列と同等の処理を行う回路の構成データを用意 して、その命令列、構成データおよびIDコードを、予

【0059】図7に示すように、プリフェッチ部14が 30 めコンフィギュレーションメモリ11に格納しておく。 【0065】図8は、本実施形態において、命令メモリ 12から供給される命令列の例を示す図である。この例 では、レジスタに格納されたD1、D2、D3という3 つのデータがあり、1行目の命令でデータD1とデータ D2とを加算してその加算結果をD2に代入し、2行目 の命令で、データD2の値をデータD3の値だけ右にシ フトしてデータD2に代入する。

> 【0066】図9は、本実施形態におけるコンフィギュ レーションメモリのデータ構造を示す図である。同図に

40 示すように、コンフィギュレーションメモリのデータ は、IDコード、命令列、対応する構成データとバンク 数とを含んでいる。

【0067】図10は、図8に示す命令列の例に対する コンフィギュレーションメモリのデータ構造の例を示す 図である。具体的にはIDコードは1で、命令列は「A DDD1、D2・LSR D3、D2 | で、バンク数は 1で対応する構成データ(図では項目のみ)となってい

【0068】構成データタグ22の構造は上記第1の実

【0069】そして、本実施形態においては、プリフェ ッチ部14が命令メモリ12から命令列をフェッチした ときに、コンフィギュレーションメモリ11内の命令列 部を参照して、フェッチした命令列と一致するものがコ ンフィギュレーションメモリ11内の命令列中に存在し ているか否かを判別部で判別し、一致するものがある場 合には、第1、第2の事施形態のF命令をフェッチした ときと同様に、以下の動作を行う。本実施形態では、命 令メモリ12からフェッチされた命令列と一致するもの がコンフィギュレーションメモリ11内の命令列中に存 10 在しており、かつその処理をFPGA19で行わないと 判定された命令列が第1、第2の実施形態における代替 命令に相当することになる。また、本実施形態では、命 令メモリ12からフェッチされた命令列と一致するもの がコンフィギュレーションメモリ11内の命令列中に存 在しており、かつ、その処理をFPGA19で行うと判 断した場合には、プリフェッチ部は図8で示す命令列を 図6(a)に示すF命令に書き換えてCPU18に送 る。これにより、その処理はFPGA19で行われるこ とになる。

【0070】なお、リセット時やパワーオンリセット時 に、コンフィギュレーションメモリ11内の命令列デー タをブリフェッチ部に取り込むととも可能であり、その 場合には、コンフィギュレーションメモリに命令列の参 照を行う必要がないため、処理の迅速化が可能である。 [0071]本実施形態においても、構成データクグ 2を利用した構成データの存在の確認や、判別部16、 審き換え側御部17を利用した構成データのローディン グなどの制御は、第10実施形態と同様に行なりことが できる。

【0072】本実施形態によると、F命令が含まれない プログラムに対しても、FPGAを使用した処理を可能 とし、処理能力の向上を図ることができる。

【0073】(第4の実施形態)次に、図1、図11 に 示す機歴記憶部15 に1つのF命令だけでなく複数のF 命令の履歴を記憶する機能を持たせるようにした第4の 実施形態について説明する。

[0074] 本実態形態とおいては、上記図1又は図1 1に示す半導体集積回器を前提とし、履歴記憶部15の 構成が上記第1~第3の実施形態とは異なっている場合 について説明する。 40 U化代えて運移制度下の大小を比較する。 (0079] 本実施形態とよると、現在

【0075] 図12は、本実施形態によける関連部は倍が の主要部の構成を示す図である。 同図を示すように、 腿 歴記信節15 a には、 構造データ数の2乗分のレジスタ と、 前回下命令11 b 記憶部と、インクリメンタとが設 りられている。本実施形態においては、 構成データ数が 5つの場合を例にとっている。 履歴記憶部15 a には、 前回のF 命令から今回のF 命令への選修バターン、つま り11 b 番号1、2、3、4、5の選修バターンに対応し て、5×5 = 25の側接のレジスタが設けられており、 16 各頻度のレジスタには、その遂移パターンが生じた頻度 が登録されている。同図には、一部のレジスタについて の分頻度値が例示されている。との遷移頻度の登録方法 は、以下の通りである。

【0076] 照原記律部15aに、図1、図11に示す ブリフェッチ部14から下命令の1Dが入りされると、 次の下命令が入力されるまでの間、前回下命令1D記憶 部にその1D港号が保持される。そして、腹壁監憶部1 5aに次の下命令の1Dが入力されると、前回の下命令

と次のF命令とのID番号の運修バターンが分かるの で、インクリメンタがその運修バターンに対応するレジ スケから現在の頻度を取り出して、その値に1を加算し てレジスタに限し、次のF命令は前回F命令 ID記憶部 に保持される。これにより、各レジスタには、各選修バ ターンの頻度が更新されながら登録される。

[0077]一方、図1 区は図11に示す判別館16では、履歴記憶部15 aの剣弦のレジスタに登録されている列度を参照して、現在実行されている庁命令の10番号から次にどの下命令の構成データを構成データメモリ20 20にローディングしておくかを決定する。例えば、頻度のレジスタには図12に例示されている規定値が登録されている場合、現在実行されている牙命令の10番号が1であるとすると、その下命令が終了した後に、選移する確率がもっとも高い10番号3の下命令の構成データを下PCA18の機成データメモリ20にローディン

グしておく。
【0078】上記算1、第2の実施形態における下命令の構成データのローディングの制御は、入力される頻度がもっとも流い下命令の構成データを優先的に下PGA10日の構成データメを優先的に下PGA1の構成データメを優先的に下PGA1の構成データメモリ20に格納する。言い換えると、本実施形態では、選移パンニンの発生機を指導として、下命令の構成データのローディングの制御を行なうことになる。具体的には、関3に示すフローチャートにおいて、アテップST24、ST31といては実体する確率が低い下命令を下命令B、下命令Cとし、ステップST25、ST32とおける判別において、使用頻度

【0079】本実施形態によると、現在のF命令から選移する職事があっとも高いF命令の構成データを予めF Р名の都様元テータメモリビルディングしておくこと により、新F命令が入力されたときに、新F命令の構成 データがFFGA19の機成データメモリ中に存在しな いためた代義命を使用せるを得ない。という事態を できるだけ回避することができる。したがって、特定の 運移バターンが現れやすいプログラムでは処理能力の向 上が解析できる。

50 【0080】なお、上記第4の実施形態においては、2

つのF命令間の遷移バターンを履歴記憶部に記憶させる 場合について説明したが、3つ以上のF命令の遷移バタ 一ンを履歴記憶部に記憶させる場合についても適用する ことができる。

【0081】(第5の実施形態)次に、上記第4の実施 形態に加えて、F命令の遷移に要するインターバルも記 懐するようにした例である第5の実施形態について説明

【0082】本実施形態においても、上記図1又は図1 1 に示す半導体集積回路を前提とし、履歴記憶部の構成 10 が上記第1~第4の実施形態とは異なっている場合につ いて説明する。

[0083]図13は、本実施形態における履歴記憶部 の主要部の構成を示す図である。同図に示すように、履 歴記憶部15 bには、構成データ数の2乗の2倍分のレ ジスタと、前回F命令ID記憶部と、インクリメンタ と、インターバル検出部(カウンタ)と、インターバル 更新部とが設けられている。本実施形態においては、構 成データ数が5つの場合を例に採っている。履歴記憶部 15 bには、前回のF命令から今回のF命令への遷移パ 20 ターン、つまり I D番号1、2、3、4、5の遷移バタ ーンに対応して、5×5×2=50のレジスタが設けら れており、とれらのレジスタには、その遷移パターンが 生じた頻度が登録されている頻度のレジスタと、その遷 移に要した時間であるインターバルの平均値が登録され ているインターバルのレジスタとがある。同図には、一 部のレジスタについてのみ網度値及びインターパルの平 均値が例示されている。との遷移頻度やインターバルの 平均値の登録方法は、以下の通りである。

らF命令のIDが入力されると、第4の実施形態と同様 の動作によって、頻度のレジスタに各遷移バターンが発 生した頻度が登録される。また、インターバル検出部に より、前回のF命令が入力されたときからの経過時間が カウントされており、前回のF命令が入力されたときか 5次のF 命令が入力されるまでのインターバルが検出さ れる。そとで、インターバル更新部により、インターバ ルのレジスタから前回までのインターバルの平均値を取 り出して、以下の計算式

新平均値= (前回までの平均値×前回までの遷移頻度+ 40 今回のインターバル値) / (前回までの遷移頻度+1) に基づいて、インターバルの平均値を更新する。

【0085】 これにより、頻度、インターバルのレジス タには、システムの動作中における各遷移パターンの頻 度 インターバルが運動されながら登録される。

[0086] 一方、図1又は図11に示す判別部16で は、履歴記憶部15 a の頻度のレジスタに登録されてい る制度及びインターバルのレジスタに登録されているイ ンターバルの平均値を参照して、現在実行されているド 命令のID番号から次にどのF命令をFPGAにローデ 50 らずに外付けでもよい。また、プリフェッチ部14はC

18 ィングするかを決定する。例えば、頻度のレジスタに は、図13に例示されている頻度値、インターバル値が 登録されている場合、現在 I D 番号が 1 である F 命令が 実行されているとすると、そのF命令が終了した後は、 現在遷移する確率がもっとも高いのはID番号が3のF 命令である。しかし、ID番号が1のF命令からID番 号が3のF命令に遷移するインターバルの平均値は30 O (クロックサイクル) しかないが、この時間はID番 号3の構成データをコンフィギュレーションメモリから FPGAへのローディングに要する時間(例えば500 クロックサイクル) よりも短いので、構成データの書き 換えを行なう時間がない。そこで、図13に示す頻度、 インターバルのレジスタの値を参照すると、1D番号1 →3の次にID番号1→4の遷移確率が高く、かつ、I D番号1→4へのインターバルの平均値は1100(ク ロックサイクル) であり、ID番号が4の構成データを ローディングする時間(例えば500クロックサイク ル) よりも大きいので、機成データの書き換えを行なう 時間がある。そこで、ID番号が4のF命令の構成デー タをFPGA18の機成データメモリ20にローディン **グしておく**。

【0087】 F記第1. 第2の実施形態におけるF命令 の構成データのローディングの制御は、入力される頻度 がもっとも高いF命令の構成データを優先的にFPGA 19の構成データメモリ20に格納したが、本実施形態 においては、現在のF命令から予想される遷移の確率が もっとも高く、かつ、書き換える時間のあるF命令の構 成データを優先的にFPGA19の構成データメモリ2 0に格納する。言い換えると、本実施形態では、遷移の 「0084】履歴記憶部15bにプリフェッチ部14か 30 インターバルを考慮しつつ遷移バターンの発生頻度を指 標として、F命令の構成データのローディングの制御を 行なうことになる。具体的には、図3に示すフローチャ ートにおいて、ステップST24、ST31においては 遷移する確率が低くインターバルの平均値がローディン グに要する時間よりも長いF命令をF命令B、F命令C とし、ステップST25、ST32における判別におい て、使用頻度Uに代えてインターバルの平均値がローデ ィングに要する時間よりも長いという条件下で遷移頻度 Tの大小を比較する.

> 【0088】本実施形態によると、現在のF命令から遷 移する確率がもっとも高いF命令の構成データを予めF PGAの構成データメモリにローディングしておくこと により、新下命令が入力されたときに、新下命令の構成 データがFPGA19の構成データメモリ中に存在しな いために、代替命令を使用せざるを得ないという事態を インターバルも考慮しながら同選することができる。し たがって処理能力の向上を期待することができる。 【0089】(その他の実施形態)なお、上記第1~第

> 4の実施形態において、命令メモリ12が内蔵されてお

PUI8と一体化されていてもよい。FPGA19はバ ンク様成になっている必要はない。内蔵メモリ21はな くてもよい。また、コンフィギュレーションメモリ11 は、外付けでなく内蔵されていてもよい。

【0090】また、上記第1~第3の実施形態におい て、F命令の使用頻度の代わりに(使用頻度)×(その F命令をFPGAで処理することによって短縮される処 理時間)を構成データのローディングの制御の指標とす るとともできる。 つまり、 当該 F命令の使用網度が大き くても、そのF命令についてFPGAを使用したことに 10 よる処理性能の向上が低ければ、当該下命令を優先的に 使用してもトータルとして処理性能の向上が小さくなる ためである。

100911

【発明の効果】本発明によると、CPUとFPGAを混 載した半導体集積回路において、FPGAに構成される 同路を処理性能が高くなるように自動的に書き換えるこ とができる。

【図面の簡単な説明】

- 【図1】本発明の第1の実施形態における半導体集積回 20 路のブロック回路図である。
- 【図2】第1の実施形態におけるプリフェッチ部の処理 の流れを示すフローチャートである。
- 「図3)第1の実施形態における判別部及び書き換え制 御部における処理の流れを示すフローチャートである。 「図4】第1の実施形態において用いるプログラムの例
- を示す図である。 【図5】第1の実施形態におけるバンク数が8で構成デ ータ数が4の場合の構成データタグのデータ構造を示す
- 図である。 【図6】(a), (b)は、それぞれ順に、第1の実施*

- 20 * 形態における下命令、代替命令の具体例を示す図であ
- 「図7】第2の実施形態における。プログラム中にF命 令と代替命令が併記されている場合の具体例を示す図で
- 【図8】第3の実施形態において命令メモリから供給さ れる命令列の例を示す例である。
- 【図9】第3の実施形態におけるコンフィギュレーショ ンメモリのデータ構造を示す図である。
- 【図10】図8に示す命令列の例に対するコンフィギュ レーションメモリのデータ構造の例を示す図である。
 - 【図11】第3の実施形態における半導体集積回路のブ ロック回路図である。
 - 【図12】第4の実施形態における履歴記憶部の主要部 の構成を示す図である。
- 【図13】第5の実施形態における履歴記憶部の主要部 の構成を示す図である。 【符号の説明】


1.0 半潮体集積同路

- 1.1 コンフィギュレーションメモリ
- 12 命令メモリ
- 1.3 代替命令記憶部
- 14 ブリフェッチ部
- 層原記憶部 15
- 16 判別部
- 17 書き換え制御部 CPII
- 19 FPGA


18

- 構成データメモリ 20
- 21 内蔵メモリ 30
 - 構成データタグ 22

[図11







【図4】

4	令列	コメント
ADD	D1, D2	#D1+D2→D2
LSR	D3, D2	#D2 (D3)bit shift-right→D2

[図5]

Į	∩*ンタ0	パンタ1	^*ンク2	^* ンク3	^*ンク4	^*ンク5	ก*ンタ6	^*ンク7
	ID=1	ID=1	ID=4	ID=4	ID=4	ID=0	1D=0	ID=0

[図7]

F命令と代替命令とが混在した記述


FPGA 0 D1, D2, D3 (addr) #D1+D2 (D3) bit shift-right→D2 #P命令を実行する場合は(addr) に飛ぶ

ADD D1, D2 #D1+D2→D2 ここから代替命令 LSR D3, D2 #D2 (D3)bit shift-right→D2 ここまで代替命令 (次の命令) #ここが(addr)で示される替地

[図9]

TD	命令列	対応する構成データ	パンク数
		7410-7 = 11170	

[図3]



[図6]

(a) FPGA I D1, D2, D3 #D1+D2 (D3)bit shift-right->D2

(b) ADD D1, D2 #D1+D2→D2

LSR DS, D2 #D2 (DS)bit shift-right→D2
FPGAend #代替命令終了

[図8]


ADD D1, D2 #D1+D2→D2

LSR DB, D2 #D2 (D3)bit shift-right-D2

[図10]

1	ADD D1, D2 LSR D3, D2	対応する構成デーダ	1
	LSR D3, D2		1

[図11]



【図12】

